StrongARM Latch 比較器於 6nm FinFET 製程之高速設計技術與研究文獻

TL;DR

- StrongARM latch 仍是先進 FinFET 節點高速 SAR / pipelined-SAR / time-interleaved ADC 的首選動態比較器,因其零靜態功耗、rail-to-rail 輸出、offset 主要來自單一輸入差動對;高速關鍵在於最小化再生時間常數 $\tau_{reg} = C/g_m$,核心手法是降低輸出節點電容 C 與提升有效 g_m。
- 目前公開文獻中尚無明確標示「6nm FinFET StrongARM 比較器」的單篇論文;最接近的實證資料來自 14nm、16nm、7nm、5nm FinFET 的多 GS/s ADC(IBM Kull、Xilinx/AMD Im、ST/Texas A&M 等),這些設計普遍以 StrongARM 衍生或 double-tail / dynamic-bias 兩級拓樸搭配前景/背景 offset 校正。
- FinFET 特有的鰭片量化(quantized fin)使元件寬度離散化、限制 offset 微調,但其全空乏未摻雜通道使 A_{VT}(Pelgrom 係數)降至「scaled FinFETs at about 1 mV·μm」等級(14nm Logic FinFET 量測 A_{VT} 約 0.757 / 0.87 mV·μm,NMOS/PMOS),優於多數舊平面節點;設計上應採數位校正取代純尺寸放大,並重視 LDE、自我發熱與低電壓裕度。

Key Findings

1. **拓樸選擇**:StrongARM latch(Kobayashi 1992 原型,Razavi 2015 經典教學整理)以堆疊式單尾結構提供高靈敏度;double-tail(Schinkel ISSCC 2007)將輸入級與交叉耦合級分離以降低堆疊數、利於低電壓,但 StrongARM 在高速、低 kickback 與單一 offset 來源上仍具優勢。
2. **高速設計核心**:再生時間常數 $\tau_{reg} = C_{X,Y}/[g_{m3,4}(1 - C_{X,Y}/C_{P,Q})]$ 是速度瓶頸;6nm 節點透過降低寄生負載、提升 g_m/I_D、body-bias 降 V_{th}、減少 clock feedthrough 等手法縮短決策時間。
3. **FinFET 考量**:鰭片量化、LDE、well proximity、自我發熱、低 VDD(約 0.6–0.8V)與寄生主導(post-layout)是主要挑戰;FinFET 匹配雖佳但最小元件面積小,需靠校正。
4. **Kickback / offset / noise**:採 Figueiredo–Vital 的 kickback 抑制法、可程式電容或 body-trimming offset 校正、Nuzzo / Kim 的動態雜訊分析;輸入參考雜訊主要來自輸入對與 kT/C。
5. **應用**:多 GS/s SAR、pipelined-SAR、time-interleaved ADC 為 wireline(112–224 Gb/s PAM-4)與光通訊接收機的核心。

Details

1. 核心電路拓樸與操作

基本結構(Razavi 2015 整理版):StrongARM latch 由(a)時脈控制的輸入差動對 M1–M2,(b)

兩組交叉耦合對——NMOS M3–M4 與 PMOS M5–M6,(c)四個 precharge 開關 S1–S4,以及(d)尾電流元件 M7(tail device)組成。輸出 X、Y 提供 rail-to-rail 結果。

四個操作相位(Razavi 2015 明確分相):

- **Precharge / Reset 相**:CK 低,M7 關閉,M1–M2 斷開;P、Q、X、Y 經 S1–S4 預充至 VDD;交叉耦合對關閉,全電路零靜態電流。
- **Amplification(放大)相**:CK 拉高,S1–S4 關、M1–M2 導通,差動電流由 C_P、C_Q 放電,$V_P - V_Q \approx (g_{m1,2}/C_{P,Q})(V_{in1} - V_{in2})\cdot t$,此相提供電壓增益。
- **NMOS 交叉耦合開啟相**:當 V_P、V_Q 降至 $VDD - V_{THN}$,M3–M4 導通開始再生;放大相持續約 $(C_{P,Q}/I_{CM})\cdot V_{THN}$ 秒。
- **PMOS 交叉耦合開啟相(再生)**:V_X、V_Y 降至 $VDD - |V_{THP}|$ 時 M5–M6 導通,正回授將一輸出拉回 VDD、另一拉至 0。

各元件角色(Razavi 2015 明確說明):M3–M4 在第四相結束時切斷 VDD 至地的直流路徑以避免靜態功耗;M5–M6 恢復輸出高電位至 VDD;S1–S2 移除前次狀態(抑制動態 offset)並建立 VDD 初值;S3–S4 將 X、Y 預充至 VDD 確保 M5–M6 初期關閉。StrongARM 輸出在約半個時脈週期內為無效態(X=Y=VDD),故後接 RS latch。

再生時間常數(關鍵速度指標):

$$\tau_{reg} = C_{X,Y} / [g_{m3,4}(1 - C_{X,Y}/C_{P,Q})]$$

此式(Razavi 2015 推導)顯示 C_P、C_Q 造成的退化會使 τ_{reg} 增大,且因 $C_{X,Y}$ 通常含下級輸入電容而大於 $C_{P,Q}$,NMOS 交叉耦合對在此相再生有限。Abidi 與 Xu(*Understanding the Regenerative Comparator Circuit*, IEEE CICC 2014, pp. 1–8, DOI 10.1109/CICC.2014.6946003)以相位圖/狀態變數(共模 V_OC、差模 V_OD)分析說明再生波形如何在臨界時刻「分離」,並完整推導靜態/動態 offset 與雜訊。其摘要明言:"*The regenerative comparator circuit which lies at the heart of A/D conversion, slicer circuits, and memory sensing, is unstable, time-varying, nonlinear, and with multiple equilibria… The analysis is applied to the StrongArm latch.*"(注:共同作者名為 Hao Xu)。

與 double-tail 比較:Schinkel et al.(ISSCC 2007, *A Double-Tail Latch-Type Voltage Sense Amplifier with 18ps Setup+Hold Time*,90nm CMOS,1σ offset 8mV、92fJ/decision、輸入等效雜訊 1.5mV)將輸入級與交叉耦合級分離,堆疊數由四降至三,利於低電壓;第一級尾電流可優化精度、第二級尾電流可優化速度,使速度與精度對共模較不敏感。該團隊後續期刊更給出低雜訊量化:H. S. Bindra, C. E. Lokin, D. Schinkel, A. J. Annema, B. Nauta, *A 1.2-V Dynamic Bias Latch-Type Comparator in 65-nm CMOS With 0.4-mV Input Noise*, IEEE JSSC, vol. 53, no. 7, pp. 1902–1912, 2018。Babayan-Mashhadi 與 Lotfi(IEEE TVLSI, vol. 22, no. 2, pp. 343–352, 2014)推導動態比較器延遲解析式,延遲 $\propto C_L$、反比於 ΔV_{in}。**為何高速選 StrongARM**:單一尾節點堆疊提供高增益密度、offset 主要源於輸入對(易校正)、無需第二級時脈、kickback 路徑較單純,在多 GS/s SAR 每週期需多次比較時具最低延遲與面積優勢。

2. 6nm FinFET 高速設計技術

- **最小化 τ = C/g_m**:降低輸出節點總電容(緊湊佈局、最小化下級輸入電容、減少 RS latch 負載),並提升交叉耦合對的有效 g_m。FinFET 高 g_m/I_D 與高 f_T 有利於此。
- **降低 V_th、提升 g_m**:對輸入對採 body-biasing / deep n-well 降 V_th 以提升 g_m。Almansouri / Alturki / Fariborzi 等的增強型 StrongARM(TSMC 16nm,body-bias 輸入對 + deep n-well)實測:*"The key achievements of this work are 38% faster comparator with a small increase in the energy when compared to the conventional SAL."* 其他 body-bias 法增益不同——65nm CFBB 僅約 20.8% 效能提升,40nm SMIC 製程約 30%。注意:bulk FinFET 的 body 偏壓能力受限,須視 PDK 而定,16nm CMOS 的 38% 數據不可直接外推至 6nm。
- **降低 clock feedthrough**:改良版 StrongARM 透過調整時脈耦合,使比較器更早進入再生相以提速。
- **Metastability / 決策時間**:小輸入差需 $t \propto \tau_{reg} \cdot \ln(\Delta V_{out}/\Delta V_{initial})$ 才能達有效邏輯位準;先進節點以縮短 τ_reg 降低 metastability 機率(對非同步 SAR 尤其關鍵)。
- **權衡**:速度 ↔ 功耗 ↔ offset ↔ 雜訊。降低 C 提速但增 kT/C 雜訊;加大輸入對降 offset / 雜訊但增 C 與功耗;前置放大器降 offset / 雜訊與 kickback 但顯著降速。

3. FinFET 特有設計考量(7nm / 6nm / 5nm)

- **鰭片量化(fin granularity)**:元件寬度須為固定鰭片數的整數倍,無法連續調整,使 offset 微調(如可程式電容陣列、輸入對尺寸微調)受限,須改以離散鰭片數規劃並倚賴數位校正。 Semionics
- **元件匹配與隨機 offset**:FinFET 全空乏未摻雜通道抑制隨機摻雜擾動(RDF),A_VT(Pelgrom 係數)降至「scaled FinFETs at about 1 mV·μm」等級;14nm Logic FinFET 量測之 A_VT 約 0.757 mV·μm(NMOS)/ 0.87 mV·μm(PMOS),優於多數舊平面節點。但 line-edge roughness(LER)與 metal-gate granularity(MGG)在深度縮放節點會劣化 V_th 匹配,且最小元件面積小使 σ_Vth 仍須校正。
- **LDE 與 well proximity**:FinFET 佈局對均勻性要求高,foundry 設計手冊規定大量環境 dummy 元件、連續 diffusion、固定 poly 密度,並要求匹配元件置於特定 fin pitch;LDE(應力)在 14nm/10nm finFET 對效能與變異有顯著影響。 Asic North
- **自我發熱(self-heating)**:FinFET(尤其 SOI 基)散熱差,熱阻高,影響可靠度(BTI / HCI / TDDB)與高速 I/O 電路;比較器雖為動態、平均功耗低,但峰值電流大需注意。
- **低電壓**:先進節點 VDD 約 0.6–0.8V,堆疊裕度緊,促使採 double-tail / 降堆疊拓樸或 dynamic-bias 兩級。
- **寄生主導與 post-layout**:互連寄生電容/電阻主導 τ,須 parasitic-aware 設計與後佈局驗證;峰值供電電流大,需低供電阻抗。

4. Kickback Noise、Offset 與 Noise

- **Kickback**(Razavi 2015 分析):差動 kickback 經 C_GD1、C_GD2 耦合至輸入(M1–M2 進入三極管區時加劇);共模 kickback 在 M7 開關時經 C_GS1、C_GS2 與 C_GD7 耦合,量值更大。可經由 drain 路徑時脈化輸入對降低 kickback(代價為較高 offset)。

Figueiredo 與 Vital(*Kickback Noise Reduction Techniques for CMOS Latched Comparators*, IEEE TCAS-II, vol. 53, no. 7, pp. 541–545, 2006)系統性比較各拓樸並提出兩種通用抑制法(0.18μm 驗證);最省電的拓樸往往 kickback 最大。 Yumpu

- **Offset**:StrongARM offset 主要來自 M1–M2(M3–M4 除以約 A_v≈4、M5–M6 除以約 10)。校正法:可程式電容造成 C_P≠C_Q 的內建 offset 抵消(Razavi 2015);body-voltage trimming;Miyahara et al.(*A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs*, A-SSCC 2008,90nm)自校正法將 offset 由 13.7mV 降至 1.69mV、輸入雜訊 0.6mV、單相時脈。He、Zhan、Chen、Geiger(*Analyses of Static and Dynamic Random Offset Voltages in Dynamic Comparators*, IEEE TCAS-I, vol. 56, no. 5, pp. 911–919, 2009)以「balanced method」推導靜態(μC_ox、V_th 失配)與動態(寄生電容失配)offset 解析式。另見 Nikoozadeh & Murmann(IEEE TCAS-II, vol. 53, no. 12, pp. 1398–1402, 2006)關於負載電容失配造成的 latch offset。
- **Noise**:輸入參考雜訊主要來自 M1–M2 與 S1–S2 的 kT/C(Razavi 2015 推導放大相為積分器,輸出雜訊變異隨時間成長)。Nuzzo et al.(*Noise Analysis of Regenerative Comparators for Reconfigurable ADC Architectures*, IEEE TCAS-I, vol. 55, no. 6, pp. 1441–1454, 2008)以隨機微分方程的時域分析估算全動態再生比較器輸入參考雜訊;Kim、Leibowitz、Ren、Madden(*Simulation and Analysis of Random Decision Errors in Clocked Comparators*, IEEE TCAS-I, vol. 56, no. 8, pp. 1844–1857, 2009)以 LPTV 模型與 RF 模擬器 PSS/PNOISE 預測決策錯誤機率(90nm 比較器量測輸入參考雜訊 0.73 mVrms)。Sepke et al.(*Noise Analysis for Comparator-Based Circuits*, IEEE TCAS-I, vol. 56, no. 3, pp. 541–553, 2009)分析比較器型電路雜訊。
- **Hysteresis**:不完整 reset 會造成歷史相依的閾值(memory effect),S1–S4 完整預充可抑制;比較器多避免遲滯,SAR 中以完整 reset 確保獨立決策。

5. 應用

StrongARM 及其衍生為以下系統核心:

- **高速 SAR / pipelined-SAR / time-interleaved ADC**:Kull et al.(ISSCC 2017,paper 28.5,pp. 474–475,10b 1.5GS/s pipelined-SAR,14nm CMOS FinFET,背景第二級共模調節與 offset 校正)——*"consumes 6.92mW and achieves over 50dB SNDR at Nyquist with an area of 0.0016mm²"*,較先前 pipelined SAR 快 3.5×(SNDR 50dB @ 950MS/s);Kull et al.(JSSC,24–72 GS/s 8b TI-SAR,14nm FinFET,2.0–3.3 pJ/conv);Kull et al.(ISSCC 2014,90GS/s 8b 64×,32nm SOI)為奠基。 IBM
- **多 GS/s FinFET ADC(wireline / 光通訊)**:Im et al.(JSSC, vol. 56, no. 1, pp. 7–18, 2021)——*"A 36-way time-interleaved 56-GS/s 7-bit ADC is designed to realize 112-Gb/s pulse-amplitude modulation (PAM-4) transceiver in a 7-nm FinFET CMOS"*,採 inverter-based RX analog front-end;ST 的 5nm 60GS/s 7b 64-way partial-loop-unrolled SAR(ISSCC 2024,多比較器、pattern-based 背景 offset 校正);Gomez Diaz, Hoyos, Palermo(Texas A&M),*A 38GS/s 7b Time-Interleaved Pipelined-SAR ADC with Speed-Enhanced Bootstrapped Switch in 22nm FinFET*(CICC 2022)。

這些設計多以多比較器並用、背景 offset / mismatch 校正、dynamic-bias 兩級拓樸克服 StrongARM 的共模 offset 與增益相依限制。 ResearchGate

重點論文清單(已查證引用)

論文	作者	出處 / 年	對 6nm FinFET 高速 StrongARM 設計之關鍵貢獻
The StrongARM Latch [A Circuit for All Seasons]	B. Razavi	IEEE Solid-State Circuits Magazine, vol. 7, no. 2, pp. 12–17, 2015	經典教學:四相操作、τ_reg 推導、offset/noise/kickback 完整分析,跨節點通用
A current-mode latch sense amplifier…	T. Kobayashi, K. Nogami, T. Shirotori, Y. Fujimoto	Symp. VLSI Circuits, pp. 28–29, 1992	StrongARM 拓樸原型
A Double-Tail Latch-Type Voltage Sense Amplifier with 18ps Setup+Hold Time	D. Schinkel, E. Mensink, E. Klumperink, E. van Tuijl, B. Nauta	ISSCC 2007, pp. 314–315, 605	double-tail 拓樸:降堆疊、低電壓、速度/精度解耦
A 1.2-V Dynamic Bias Latch-Type Comparator in 65-nm CMOS with 0.4-mV Input Noise	H. S. Bindra, C. E. Lokin, D. Schinkel, A. J. Annema, B. Nauta	IEEE JSSC, vol. 53, no. 7, pp. 1902–1912, 2018	dynamic-bias latch 低雜訊,能效約 2.5× 改善
Analysis and Design of a Low-Voltage Low-Power Double-Tail Comparator	S. Babayan-Mashhadi, R. Lotfi	IEEE TVLSI, vol. 22, no. 2, pp. 343–352, 2014	動態比較器延遲解析式與設計權衡
Understanding the Regenerative Comparator Circuit	A. A. Abidi, H. Xu	IEEE CICC 2014, pp. 1–8	以狀態變數/相位圖完整解釋再生動態、metastability、offset/noise,套用於 StrongARM
Kickback Noise Reduction Techniques	P. M. Figueiredo, J. C. Vital	IEEE TCAS-II, vol. 53, no. 7, pp. 541–545, 2006	kickback 機制比較與兩種通用抑制法

論文	作者	出處 / 年	對 6nm FinFET 高速 StrongARM 設計之關鍵貢獻
for CMOS Latched Comparators			
A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs	M. Miyahara, Y. Asada, D. Paik, A. Matsuzawa	A-SSCC 2008, pp. 269–272	自校正:offset 13.7mV→1.69mV、單相時脈(高速 ADC 常用比較器)
Noise Analysis of Regenerative Comparators for Reconfigurable ADC Architectures	P. Nuzzo, F. De Bernardinis, P. Terreni, G. Van der Plas	IEEE TCAS-I, vol. 55, no. 6, pp. 1441–1454, 2008	動態再生比較器輸入參考雜訊時域分析
Simulation and Analysis of Random Decision Errors in Clocked Comparators	J. Kim, B. S. Leibowitz, J. Ren, C. J. Madden	IEEE TCAS-I, vol. 56, no. 8, pp. 1844–1857, 2009	LPTV / PNOISE 雜訊與決策錯誤模擬法(0.73 mVrms 量測)
Analyses of Static and Dynamic Random Offset Voltages in Dynamic Comparators	J. He, S. Zhan, D. Chen, R. L. Geiger	IEEE TCAS-I, vol. 56, no. 5, pp. 911–919, 2009	靜態/動態 offset 解析模型
Noise Analysis for Comparator-Based Circuits	T. Sepke, P. Holloway, C. Sodini, H.-S. Lee	IEEE TCAS-I, vol. 56, no. 3, pp. 541–553, 2009	比較器型電路雜訊
A 90GS/s 8b 667mW 64× Interleaved SAR ADC in 32nm Digital SOI CMOS	L. Kull et al.	ISSCC 2014, pp. 378–379	多 GS/s TI-SAR 奠基
A 10b 1.5GS/s Pipelined-SAR ADC… in 14nm CMOS FinFET	L. Kull et al.	ISSCC 2017, paper 28.5, pp. 474–475	FinFET 高速 pipelined-SAR,6.92mW、>50dB SNDR、背景 offset/CM 校正
A 24–72-GS/s 8-b Time-Interleaved SAR ADC… in 14-nm CMOS FinFET	L. Kull et al.	IEEE JSSC	FinFET TI-SAR,2.0–3.3 pJ/conv

論文	作者	出處 / 年	對 6nm FinFET 高速 StrongARM 設計之關鍵貢獻
A 112-Gb/s PAM-4 Long-Reach Wireline Transceiver…36-Way TI-SAR…in 7-nm FinFET	J. Im et al.	IEEE JSSC, vol. 56, no. 1, pp. 7–18, 2021	7nm FinFET 56GS/s 7b TI-SAR(實際多比較器並用)
A 38GS/s 7b Time-Interleaved Pipelined-SAR ADC…in 22nm FinFET	J. C. Gomez Diaz, S. Hoyos, S. Palermo 等	IEEE CICC 2022	22nm FinFET,speed-enhanced bootstrap、平行比較器
A 5nm 60GS/s 7b 64-Way Time Interleaved Partial Loop Unrolled SAR ADC	C. Nani et al.(ST)	ISSCC 2024	5nm FinFET,多比較器 + pattern-based 背景 offset 校正

Recommendations

階段一(拓樸決策):於 6nm 先以行為 / SPICE 模型比較三種候選——(a)經典 StrongARM、(b)double-tail、(c)dynamic-bias 兩級(integrator + low-noise latch)。若 VDD ⩽ 0.7V 且需 >GS/s,優先 double-tail 或 dynamic-bias 兩級;若單通道高速且 offset 可校正,StrongARM 仍最省面積。**門檻**:若堆疊裕度導致輸入對無法維持飽和,則放棄單尾 StrongARM。

階段二(高速優化):以 τ_reg = C/g_m 為目標函數,先最小化輸出節點寄生(緊湊佈局、最小化 RS latch 與下級負載),再以鰭片數規劃 g_m。評估 input-pair body-bias 降 V_th(注意 16nm 的 38% 提速不可直接外推)。**門檻**:當 metastability 機率對應的 BER 超過系統規格(如 wireline 1e-15),增加再生時間或加前置放大。

階段三(FinFET 物理驗證):強制 parasitic-aware / post-layout 驗證;採 foundry 規定的 dummy、連續 diffusion、固定 fin pitch 匹配規則;檢查自我發熱對峰值電流與可靠度影響。**門檻**:σ_Vth 校正後殘餘 offset 若 > 0.5 LSB,加入數位背景 offset 校正(如 Kull、ST 的 pattern-based 校正)。

階段四(雜訊 / 校正):以 PNOISE / transient-noise 模擬輸入參考雜訊(Kim 2009 方法);若雜訊限制 SNDR,加大輸入對或前置放大;offset 以可程式電容或 body-trimming + 數位校正。

Caveats

- **無明確 6nm StrongARM 專文**:截至研究時點,公開文獻未見明確標示「6nm FinFET StrongARM 比較器」的單篇論文;本報告以 14/16/7/5nm FinFET 多 GS/s ADC 與跨節點適用的設計原理論文為最接近佐證。請以 IEEE Xplore 最新檢索補充。

- **製程相依數據**:body-bias 提速(16nm CMOS 的 38%、65nm 的 20.8%、40nm 的 30%)、A_VT 數值(≈1 mV·μm;14nm 約 0.757/0.87 mV·μm)、self-heating 嚴重度高度依賴特定 foundry PDK(bulk vs SOI FinFET;6nm 屬如 TSMC N6),不可直接外推至 6nm。
- **多為衍生拓樸**:先進節點高速 ADC 實際常採 double-tail / dynamic-bias 兩級而非純 StrongARM,以解決低 VDD 與共模 offset;純 StrongARM 的角色逐漸轉為「子模組」或前置動態前放後的再生 latch(如 Abidi-Xu 觀點)。
- 部分二手數值(如由 14nm FinFET σ_Vth 推得的 A_VT≈1.07/1.23 mV·μm)為衍生引用,精確值請查原始 foundry / IEDM 資料。